画板子系列(0)前置知识
<摘要>
流程
从零开始到拿到一块板子的步骤包括：
- 确定板子功能以及需要的元器件
- 按规范建立或更新自己的元器件库
- 从元器件库选择需要的元器件绘制原理图，完成连线、位号标注和网络标签的添加，最后 Validate
- 仔细检查原理图，并且最好能找不同的人审核
- 确定板子外形，可从 SW 或 AutoCAD 中导入 dwg/dwf 文件，确定外框形状和孔位信息
- 根据制造厂商的工艺参数设置 DRC 规则
- 将原理图导入 PCB 中
- 多层板进行层叠设计
- 按功能模块大致确定元器件布局
- 对逐个功能模块进行器件摆放、打孔、分块铺铜等
- 运行 DRC，解决警告和报错
- 完成 PCB 打样并购买元器件，或使用 SMT 服务，完成元器件匹配操作
基本元素
Tracks：铜膜导线，是 PCB 上电气连接的主要部分。
Pads：焊盘，元器件引脚与 PCB 铜膜连接的金属部分，用于焊接元件引脚。有直插型焊盘和表贴型焊盘两种；直插型焊盘在 AD 中显示为灰色（Multi-Layer）。表贴型焊盘是元器件的一部分，一般不单独放置；直插型焊盘可以单独放置，中间有通孔。
Vias：过孔，用于不同 PCB 层之间的电气连接，一般都是通孔。也可通过更改起始层和终止层来设置盲孔（将 PCB 内层走线与 PCB 表层走线相连，此孔不穿透整个板子）和埋孔（只连接内层之间的走线，处于 PCB 内层中，从 PCB 表面看不出来）。过孔可按需求选择盖油或开窗。网络名称相同的相通，走线并添加过孔可以与其它层连接，方便走线。通孔焊盘用于直插件，用于与外界元件的连接；过孔用于层间线路连接，用于板子内部连接。
Regions：区域，用于设计实心铜膜，一般用于大功率元器件底部散热，代替大电流走线；不区分其他对象，连接区域内的所有网络，只能存在一个网络，不然会造成短路。一般在在布线之前进行。
Fills：与 Regions 类似，唯一的区别是 Fills 只支持矩形，而 Regions 支持任意形状。
Polygons：多边形铺铜，一般用于大面积的电源或接地连接，增强电气性能，减少电磁干扰。也可用于屏蔽特定区域。区分不同对象，会自动连接相同网络并避开其他网络，一般在布线之后进行。
Rooms：空间区域，用于定义一个局部元件集合摆放的相对关系，一个用途是可以为不同的 Room 设置不同的布局规则设置；另一个用途是具有多组相同布局布线的电路可以复制布局（Copy Rooms Formats）。
PCB 中的各个层
板子从中间向外有 top 和 bottom 两个方向，以 top 为例，以两层版的工艺，按照从内向外的顺序有信号层 top layer，助焊层/锡膏层 top paste，阻焊层 top solder，丝印层 top overlay，底部方向同理，top layer 和 bottom layer 之间用 PP 片（半固化片 Prepreg）作绝缘介质层。对于层数高于两层的板子，在两个信号层 top layer 和 bottom layer 之间还有专门的地层和电源层。
top layer 和 bottom layer 为信号层，在 PCB 制造中为保留铜皮的部分，在该层布线、铺铜以及封装中对应焊盘位置的区域，在信号层中均代表在该层留有相应的铜皮
top paste 和 bottom paste 为助焊层，在 PCB 制造中为喷锡的部分，用于设计钢网，为负片层。这一层由贴片型器件的封装决定，也就是所谓的焊盘，一般不手动修改。在元器件封装中，焊盘一般比信号层对应的铜皮区域略大或两者一样大。
top solder 和 bottom solder 为阻焊层，在 PCB 制造中为覆盖绿油的层（虽然也有其它颜色的阻焊油漆，但一般统称绿油），该层为负片输出，也称阻焊开窗，即默认整层覆盖绿油，只在有开窗的位置不盖油，相当于在整层绿油的基础上作减法操作。由于阻焊层向内为助焊层或信号层，因此开窗的位置会露出相应的焊盘或其它铜皮。在元器件封装中，阻焊区域一般比对应的焊盘区域略大。
除此之外，还有 keep-out layer 或某一个 mechanical layer 用作规定板子外形（不要同时用），其它的诸如 drill guide、drill drawing、以及各个 Mechanical 机械层均不常用，暂时可以忽略。在画板时，可以只保留重要的层，隐藏其余层，注意设置之后不要在 View Configuration 中在作修改。
正片层走线是铜；负片层走线是去铜，可绘制闭合区域进行分割。
容易混淆的概念解释：Mask 是焊接相关的掩膜，包括 SolderMask 阻焊掩膜和 PasteMask 锡膏掩膜，前者决定绿油的覆盖范围，用于焊接，非开窗区域刷绿油作绝缘保护。后者决定钢网开口，仅针对贴片元件（SMD）的焊盘，用于回流焊前涂锡膏。SolderMaskExpansion 为阻焊开窗的扩张规则，PasteMaskExpansion 为钢网开口的扩张规则。MinimumSolderMaskSliver 为最小阻焊宽度。
层叠设计
板子层数根据线的总量确定，没有确定的标准。层叠设计通俗理解就是确定每一层走什么线，其目的一个是解决板子面积限制导致的走线不便；二个是提供阻抗匹配所需的完整参考平面。高速 PCB 在层叠上级上建议：
- 层叠对称性：对称的叠层结构在压合过程中能够平衡应力分布，降低因应力差异导致的板翘。当叠层结构不对称时，压合后的应力不一致会导致板件翘曲，影响后续加工和装配。
- 阻抗连续性：信号层与地平面层之间的紧密耦合有助于减少阻抗不连续的问题，从而降低信号反射和波形失真的风险。
- 参考平面完整：主芯片相邻层为地平面，以提供器件走线良好的参考地平面。
- 防止信号串扰：两个相邻的信号层之间尽量拉大间距，走线尽量正交，减少信号间串扰。
- 信号和电源层分离：信号上下两个参考层为地和电源时，尽量拉近信号层与地层的距离，远离电源层，减少信号干扰和电源噪音。
叠层设计的三个基本原则：一是每条信号线要有最小阻抗回流路径，信号布线层需有邻近紧密耦合参考层；二是相邻电源和地平面层保持最小间距，以提供大寄生电容；三是设置多个完整电源和地平面层，利用其电磁屏蔽效果保护内层信号走线。
阻抗匹配
以标准的通信模型为例，当信号在信号源、传输线、接收端三个部分传输时，如果相邻部分的阻抗不一致，就会在接触点处发生反射，不一致的程度越高，反射的现象就越强烈。信号大拐弯、走线宽度不一致、走线穿过不同层等都会造成阻抗不连续。
所谓的阻抗匹配，就是要保证三个部分的阻抗一致以尽量消除信号反射等信号完整性问题。信号源和接收端的阻抗可以在相应的数据手册中找到，因此设计 PCB 走线的阻抗即可；例如 USB 阻抗是差分 90Ω，SDIO 是单端 50Ω。PCB 板厂会有专门的阻抗计算的页面，输入需求阻抗、阻抗模式、阻抗层等信息就可以自动计算得到在该厂家的工艺下，任意阻抗所对应的走线宽度，在设计时设置相应的宽度，并保证走线的反面有参考地平面即可。阻抗计算工具是根据线距、阻抗线到铜距离和其它参数计算线宽的。
另外注意，阻抗与走线长度无关，但是和其它参数都有关，比如 PCB 厚度、层数、铜厚，甚至是厂家的生产工艺等。
走线等长
走线等长和阻抗匹配是两个概念，指的是通过调整多根信号线的长度，使信号传输延迟一致, 确保并行信号（如时钟、数据总线）同步到达接收端，满足建立/保持时间要求,，避免时序偏差。差分线是一种典型的需要作等长处理的信号线，布线时尽量保证对称，长度差保持在 5mil 以内；走线过程中，差分线对内禁止打过孔或放置元器件，否则有 EMC 问题且阻抗不连续。另外尽量减少过孔数量，过孔数量过多对信号有损耗。必须要打过孔时，差分换孔也比必须保证伴随着屏蔽地过孔，减少信号干扰的问题。