FPGA开发(2)ZYNQ架构
<摘要>
Xilinx 产品线
FPGA 和 SoC 是 Xilinx 目前两大主要的产品系列。
FPGA 即纯 FPGA 芯片，按照工艺节点分为 UltraScale+（16nm）、UltraScale（20nm）、7 Series（28nm）三大类，类似于 CPU 中第几代的概念。在每个类别中，又分为 Spartan、Artex、Kintex、Virtex 四个子系列，面向不同的应用场景和市场定位，性能依次提升。
SoC 系列主要就是指 ZYNQ 计算架构的芯片，分为 ZYNQ-7000 SoC、ZYNQ UltraScale+ MPSoC、ZYNQ UltraScale+ RFSoC 三类。
- ZYNQ-7000 SoC 的 PS 端为 Cortex A9 的 Arm 核心，为 ARMv7-A 架构，32 位；PL 端为 7 Series 的 FPGA。
- ZYNQ UltraScale+ MPSoC（MultiProcessor）的 PS 端为 Cortex A53 的 Arm 核心，为 ARM-v8-A 架构，64 位，另外还配备 Cortex-R5F 作为协处理器；PL 端为 UltraScale+的 FPGA。ZYNQ UltraScale+ MPSoC 系列再往下又可以细分为 CG、EG、EV 三类。
- ZYNQ UltraScale+ RFSoC（Radio Frequency）与 ZYNQ UltraScale+ MPSoC 的区别仅在于配备了高速 ADC 和 DAC 通道，用于射频领域。
ZYNQ 架构介绍
ZYNQ 架构是 FPGA + Arm 的多处理器系统，集成了 FPGA 的可编程逻辑（PL）与 ARM 处理器核心（PS），两者之间通过 AXI（Advanced eXtensible Interface）总线实现低延迟数据传输。PS 具有固定的架构，包含了处理器和系统的存储器，适合控制或具有串行执行特性的部分以及浮点计算等；而 PL 是完全灵活的，适合并行流处理。
ZYNQ 的 PS 内集成了很多外设控制器模块，如 UART、SPI、I2C、CAN、USB、Ethernet 等，本质上是固化在 ZYNQ 芯片中的硬核外设 IP，是 PS 区域内的逻辑电路。它们存在于 SoC 的 PS 端，与 ARM CPU 核、DDR 控制器、时钟系统等都在同一个芯片中，通过 AXI 总线与 CPU 内核连接，CPU 可以读写寄存器来控制外设。
在 UltraScale+ MPSoC 系列中，PS 端分由 FPD 和 LPD 两个主要电源域/性能域构成，FPD（Full Power Domain）为高性能运算域，包含 APU、GPU、DDR 控制器、FPGA 高性能互联等；LPD（Low Power Domain）为低功耗控制域，包含 RPU、部分外设（I2C/SPI/UART）、低功耗互联等。APU 是高性能的应用处理单元，是基于 ARM Cortex-A53（64bit）的四核处理器，通常运行 Linux、Petalinux、Yocto 等操作系统；RPU 是实时处理单元，是基于 ARM Cortex-R5F（32bit）的双核处理器，通常运行 FreeRTOS 和裸机程序。
ZYNQ 系统启动模式
ZYNQ 通常有多种 BOOT MODE，常见的包括 JTAG、QSPI、SD 卡；其中从 SD 卡启动需要 SD 卡为 FAT 文件系统，且卡中有 BOOT.bin 文件。无论选择哪种启动模式，在 vitis 中运行程序时都会通过 JTAG 接管系统，并按照配置执行初始化，比如先通过 JTAG 对整个系统复位，所有处理器核（A53、R5、PMU、PL）都会被复位，FPGA（PL 部分）被清空，所有寄存器恢复到默认状态；然后重新配置 PL 部分，通过 JTAG 重新下载 bit 文件；然后执行 psu_init 这个板级初始化脚本，完成 CPU、DDR、外设的初始化配置；然后上电激活 PL 端；选择运行的 CPU 核并挂起，下载程序之后运行 elf 文件。