FPGA 与数字系统

FPGA开发(2) ZYNQ架构

梳理 Xilinx 产品线、ZYNQ 的 PS 与 PL 架构以及常见系统启动模式

2026/02/254 分钟

FPGA 与数字系统

FPGA开发(3) AXI协议

总结 AXI 的物理接口、协议通道、桥接方式和片上 IO 互联关系

2026/02/2511 分钟

FPGA 与数字系统

PGA开发(4) Xilinx FPGA硬件资源

归纳 Xilinx FPGA 的基本逻辑单元、存储、运算、时钟、IO 和互联资源

2026/02/2511 分钟

FPGA 与数字系统

FPGA开发(0) 基本概念

介绍 FPGA 的基本概念、开发流程、设计约束、模块划分和 IP 核使用

2026/02/119 分钟

FPGA 与数字系统

FPGA开发(1) Vivado + Vitis 使用

记录 Vivado 与 Vitis 工程中的编译提速、OOC、ILA、XDC、Tcl、Block Design、ARM 核和常用 IP 配置

2026/02/1126 分钟

FPGA 与数字系统

Verilog(0) 核心语法

梳理 Verilog 的数值表示、数据类型、赋值、操作符、控制流、模块例化、函数任务和时间单位

2026/01/2922 分钟

FPGA 与数字系统

Verilog(1) 建模设计

记录 Verilog 建模中的功能划分、串并行理解、封装、FIFO 和可综合设计思路

2026/01/2910 分钟

FPGA 与数字系统

Verilog(2) 开发规范

汇总 Verilog 开发中的设计风格、可靠性约束和少用但需要避坑的编码规则

2026/01/2910 分钟

FPGA 与数字系统

高等数字集成电路笔记

整理数字集成电路中的编码、布尔代数、组合逻辑、时序逻辑、算术逻辑、存储、时钟和可重构设计

2026/01/2944 分钟